轨到轨运放

轨到轨运放

-

2023年3月4日发(作者：周村二中)

电子齐纳二极管

轨到轨运算放大器设计报告

姓名：

学号：

指导教师：

一摘要

本次设计采用SMIC0.18工艺，本文档分析了电子齐纳二极管Railto

Rail运放工作原理。根据设计指标完成了电路所有参数的设计，最后给出了电路

的前仿结果，版图信息和后方结果。

二、电路结构

MD

1

MD

2

MD

3

MD

4

MD

5

MD

6

MD

7

MD

8

MD

9

MD

10

MD

11

MD

12

MD

13

MD

14

MD

15

MD

16

ME

1

ME2

ME3

ME4

ME5

ME6

ME7

ME8

M2M3

M4

M5M6

M7

M8

M9

M10

M11

M12

M13

M14

M15

M16

图1齐纳二极管轨到轨运放电路拓扑结构

（1）输入级结构分析

M2M3

M4

M5M6

M7

M8

M9

M10

M11

M12

M14

M15

M16

VIN-

M13

Vbias

图2电子齐纳管轨到轨输入级

由于齐纳二极管一旦被击穿，尽管反向电流急剧增大，但PN结两端的电压

Vz几乎可以维持不变。一个MOST无法实现与之同样的尖锐的拐角，但是增加

一些MOST可以在一定程度上使拐角尖锐些，称为电子齐纳二极管。

如图所示，当共模电平在电源轨或者地轨时，差分互补输入管只有NMOS

（或PMOS）工作，只要通过偏置使上下尾电流保持一致，通过设定管子的宽

长比，可以使两种情况下增益相等。当共模电平变化到使两个输入差分对管都同

时导通时，要使轨到轨输入级在共模电平变化时跨导恒定，即

12

p

n

nngstppgst

np

gmgmct

W

W

KVKVct

LL





若通过设置N管和P管宽长比使

p

n

np

np

W

W

KK

LL



则

+

ngstpgst

VVct

由于Vtn与Vtp基本保持不变

则：gsngsp

VVct

所以引入M9~M14组成电子齐纳二极管。M9与M10为两个互补的二极管

链接的MOS管，决定了齐纳电压Vz，他们的宽长比分别于输入晶体管的宽长

比相同，M15的宽长比是M14的8倍。M11流过了了一部分尾电流，所以流过

M11的电流等于流过M19的电流，因为M15和M17有同样的矿场比，流过二

极管链接管的电流就是一个常数。所以，落在这两个二极管上的压降就保持了恒

定。M13的作用限制M14的漏电压。若输入共模电平很大，M14的漏电压超过

一个特定的值时，被特定电压偏置的M13就会导通然后传输M14的电流到

NMOS输入对的尾电流。若没有M13，当共模电平接近一个电源轨时，则M14

的漏电压就会很接近电源电压。这时M4会增加尾电流中的电流，会导致输入管

的跨导变化很大。

（2）输出级分析

输出级根据项目要求采用AB类输出级，其电路拓扑结构如下：

MD

1

MD

2

MD

3

MD

4

MD

5

MD

6

MD

7

MD

8

MD

9

MD

10

MD

11

MD

12

MD

13

MD

14

MD

15

MD

16

ME

1

ME2

ME3

ME4

ME5

ME6

ME7

ME8

图3采用AB类结构的输出级电路

对于NMOS管，电路中蓝线部分(MC12，M2，MC15和MC16)构成跨导线

性环路；

满足如下关系式：

GS,ME4GS,ME5GS,MD12GS,ME2

VVVV

对于PMOS管，电路中红线部分(MC11，M1，M14和M13)也构成跨导线

性环路；

满足如下关系式：

GS,ME7GS,ME8GS,MD11GS,ME1

VVVV

这两个环路为保证AB类的输出提供了稳定的偏置。

三．设计指标

设计指标带宽最大化

工艺0.18um或0.13um工艺

负载电容=10pF

共模输入电压[VSS,VDD]

输出动态范围[0.1(VDD-VSS),0.9(VDD-VSS)]

静态功耗2mW

开环直流增益80dB

单位增益带宽Maximize

相位裕量60degree

转换速率30V/us

共模抑制比60dB

负电源抑制比80dB

四．原理分析

1.直流分析

(1)总功耗

该电路的总功耗为各个支路电流之和。主要的电流部分消耗在第一级差分输

入，两个Cascode支路及输出级的支路上。

(2)共模输入电压范围

由于采用了并联的NMOS及PMOS输入差分对，输入共模电压范围可达到

轨到轨，即：in,com

VSSVVDD

(3)输出动态范围

考虑到输出级的PMOS及NMOS管可以工作在线性区(极端情况下)，且负

载为电容，故输出动态范围为轨到轨，即out,com

VSSVVDD

2.交流分析

(1)开环直流电压增益

参照图1及图3，可知，整体电路的第一级为foldedcascade结构，其小信

号电压增益为V1m,inout1

AgR

，其中m,in

g

为输入管的跨导，out1

R

为第一级的输出

阻抗，其大小为out1mc3oc3o,inoc1

(||)Rgrrr

。第二级为共源放大电路，其小信号电

压增益为V2m2out2

AgR

，其中out2o1o2

||Rrr

。

故电路的总增益为Vm,inmc3oc3o,inoc1m2o1o2

(||)||Aggrrrgrr

。

(2)单位增益带宽

由于是两级放大电路，并且输入级采用了cascode结构，故补偿方式为

cascode密勒补偿。单位增益带宽为

m,in

1,2

2

g

GBW

C





。

(3)相位裕度

显然，该电路的次级点为

m2

nd

L

2

g

f

C





。为满足相位裕度的要求，应将次级点

设计在2GBW以外。

(4)转换速率

分析两级运放电路，可知限制电路转换速率的因素包括电路内部节点和外部

节点。其中内部转换速率为

DS,C1

int

C

I

SR

C



，外部转换速率为

DS1DS,C1

ext

L

II

SR

C





。

故整个电路的转换速率为：

DS,C1DS1DS,C1

CL

min,

III

SR

CC



















五、电路设计及仿真

本次设计采用SMIC0.18um工艺实现，电源电压1.8V。利用Candence的

Virtuoso软件编辑原理图及版图，下面给出电路图及testbench电路及仿真结果。

直流特性

（1）静态功耗：

通过dc仿真得到电路的静态电流为1.1mA。满足设计要求。

（2）第一级Gm和，对输入对管gm之和通过参数扫描得到以下图形：

跨导之和平均值为1.06mS。归一化gmtot误差为9%。

交流特性

(1)直流开环电压增益，GBW及相位裕度

对输入共模电平扫描，得到的仿真结果如下：

可以看出，低频Gain的变化范围为91dB~96Db。

GBW的变化范围为15Mhz~17Mhz。

由图可得，相位裕度的变化范围为67~78deg。

（2）共模抑制比

对输入共模电平扫描，得到的仿真结果如下：

可以看出，共模抑制比的变化范围为90dB@1KHz~126dB@1KHz。

(3)负电源抑制比

对输入共模电平扫描，得到的仿真结果如下：

可以看出，负电源抑制比的变化范围为86dB@DC~95dB@DC。

在不同输入共模电平下的交流特性见下表

VCM(V)Gain(dB)GBW(Mhz)PM(deg)PSRR(dB)CMRR(dB)

093.916.477.494.9115.1

0.294.516.477.693.4105.7

0.495.817.076.389.795.5

0.694.316.772.985.889.8

0.892.616.472.591.8110.5

1.092.216.172.592.1109.8

1.291.215.871.091.5121.5

1.492.315.667.093.6103.4

1.692.615.368.794.1106.8

1.892.715.379.194.45126.8

3.瞬态大信号特性

(1)转换速率

上升沿仿真结果如下

可以看出,上升SR为34V/us。

下降沿仿真结果如下：

下降沿SR为47V/us

五．版图参数提取及后仿

画版图时，电流偏置和输入对管由于需要匹配都采用了叉指中心对称的画

法，其余部分采用一般画法。

最终的版图布局如下：

利用Assure工具参数提取后，进行版图后仿，结果如下：

(1)直流开环电压增益，GBW和相位裕度

直流开环电压增益的变化范围为89.1dB~93dB，与前仿基本一致。

GBW的变化范围为13MHz~15MHz，与前仿相比有所降低。

相位裕度的变化范围为70~79度，与前仿相比略有提高。

(2)共模抑制比

共模抑制比的变化范围为71.5dB@1KHz~100.3dB@1KHz，与前仿相比有

所降低

(3)负电源抑制比

负电源抑制比的变化范围为68dB@DC~84dB@DC，比前仿有所降低。

(4)转换速率

上升转换速率为29V/us，下降转换速率为38V/us，与前仿相比有降低。

前仿与后仿指标对比如下：

指标前仿后仿

开环电压增益91~96dB89.1dB~93dB

单位增益带宽15MHz~17MHz13MHz~15MHz

相位裕度67~78度70~79度

共模抑制比90dB~126dB@1KHz71.5dB~100.3dB@1KHz

负电源抑制比86dB~95dB@DC68dB~84dB@DC

转换速率上升34V/us，下降46V/us上升29V/us，下降38V/us

七．讨论与结论

本次设计采用SMIC0.18um工艺，实现了轨到轨输入及输出的运算放大器，

输入级采用电子齐纳二极管的方法进行跨导均衡，效果良好；输出级采用前馈式

classAB，在接10pF容性负载时，有较大的电流驱动能力，瞬态特性良好。开

环直流电压增益，单位增益带宽，转换速率等各项指标均达到了预期的要求，整

体性能基本符合设计目标。

这次设计中第一级输入跨导均衡功能比较好实现，个人觉得设计的难点在

AB类输出中两个线性跨导环的设计，为了是输出管能够在输入共模电平变化时

均能较好工作。

参考文献

[1]WillySansen,“Rail-to-Railinputandoutputamplifiers”,AnalogPPT,2006.

[2]CompactCMOSConstant-gmRail-to-RailInputStagewithgm-Controlby

anElectronicZenerDiode,RonHogervorst,1996

[3]ACompactPower-Efficient3VCMOSRail-to-RailInput/OutputOperational

AmplifierforVLSICellLibraries,1994