十进制加法器

十进制加法器

-

2023年2月28日发(作者：王姓字辈查询)

第1章数字电子技术基础

N进制与十进制的相互转换

二、八、十、十六进制数的大小比较

逻辑代数的公式与定理、逻辑函数化简（公式法、图形法）

根据逻辑电路图写出输出状态，说明电路的逻辑功能。

按照电路的结构和工作原理的不同：数字电路可分为组

合逻辑电路和时序逻辑电路两类。组合逻辑电路没有记忆功

能，其输出信号只与当时的输入信号有关，而与电路以前的

状态无关。时序逻辑电路具有记忆功能，其输出信号不仅和

当时的输入信号有关，而且与电路以前的状态有关。

①一般地，N进制需要用到N个数码，基数是N；运算

规律为逢N进一。

②如果一个N进制数M包含n位整数和m位小数，即

(a

n-1

a

n-2

…a

1

a

0·

a

－1

a

－2

…a

－m

)

N

则该数的权展开式为：

(M)

N

＝a

n-1

×Nn-1＋a

n-2

×Nn-2＋…＋a

1

×N1＋a

0

×N0＋a

－1

×N-1＋a

－2

×N-2＋…＋a

－m

×N-m

③由权展开式很容易将一个N进制数转换为十进制数。

十进制数二进制数八进制数十六进制数

0

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

00000

00001

00010

00011

00100

00101

00110

00111

01000

01001

01010

01011

01100

01101

01110

01111

0

1

2

3

4

5

6

7

10

11

12

13

14

15

16

17

0

1

2

3

4

5

6

7

8

9

A

B

C

D

E

F

几种进制数之间的对应关系

门电路国标符号

曾用符号美国符号表达式

与门

&

Y=A·B

+

≥1

或门

Y=A+B

Y=A

1

非门

Y=AB&与非门

门电路国标符号

曾用符号

美国符号表达式

Y=A+B

≥1

+

或非门

Y=AB+CD

≥1&

+

与或非门

=1

Y=AB



异或门

逻辑代数的公式、定理和规则

（1）常量之间的关系

010000与运算：

111001

或运算：110000

111101

非运算：0110

逻辑代数是按一定的逻辑关系进行运算的代数，是分

析和设计数字电路的数学工具。在逻辑代数中，只有0和

1两种逻辑值，有与、或、非三种基本逻辑运算，还有与

或、与非、与或非、异或等几种导出逻辑运算。

（2）基本公式

0-1律：











AA

AA

1

0











00

11

A

A

互补律：

01AAAA

等幂律（同一律）：AAAAAA

双重否定律（还原律）：AA

（3）基本定理

交换律：











ABBA

ABBA

结合律：











)()(

)()(

CBACBA

CBACBA

分配律：











)()(

)(

CABACBA

CABACBA

反演律（摩根定理）：















BABA

BABA

（4）常用公式

还原律：

ABABA

ABABA)()(

AA

吸收律：





















BABAA

BABAA

ABAA

ABAA)(

)(

冗余律：CAABBCCAAB

逻辑代数的基本公式和常用公式

序号

公式序号公式

10

10·A=0

1=0

0=1

11

1+A=1

2

1·A=A

12

0+A=A

3

A·A=A13

A+A=A

4

14

5A·B=B·A

15

A+B=B+A

6

A·(B·C)=(A·B)·C

16

A+(B+C)=(A+B)+C

7

A·(B+C)=A·B+A·C

17

A+B·C=(A+B)·(A+C)

818

9

A·A=0

A+A=1

A·B=A+B

A+B=A·B

A=A

19

A+A·B=A+B

最小项是组成逻辑函数的基本单元，任何一个逻辑函数

都可以表示成唯一的一组最小项之和，称为标准与或表达式，

也称为最小项表达式

n个变量的全部最小项有2n个

相邻最小项的数目必须为2n个才能合并为一项，并消去n

个变量。包含的最小项数目越多，即由这些最小项所形成的圈

越大，消去的变量也就越多，从而所得到的逻辑表达式就越简

单。这就是利用卡诺图化简逻辑函数的基本原理。

逻辑函数的公式法化简及图形法化简

一个逻辑函数可以有不同的逻辑函数式，但最小项表

达式是唯一的

逻

辑

函

数

表

示

方

法

逻辑表达式

卡诺图

真值表

逻辑图

时序图

时序图（波形图）

第一章 重点

第一章逻辑代数基础是整个数字电路的基础，

是分析和设计数字逻辑电路的数学工具，重点

要熟练掌握函数的公式化简法和图形化简法。

•掌握逻辑代数中基本概念、公式和定理。

•熟练掌握用公式法化简逻辑表达式。

•熟练掌握用卡诺图化简逻辑表达式。

第2章门电路

学习要点：

•基本逻辑门电路的逻辑功能

•数字电路中三极管、场效应管的工作状态

（饱和区和截止区、可变电阻区和截止区）

•CMOS和TTL传输门、三态门和漏极开路门的特点

•在数字电路中，用电子开关的两种不同状态来

表示二值逻辑中变量取值0和1，电子开关通常

采用半导体二极管、三极管和MOS管。

•模拟电路中，三极管工作在放大区，场效应管

工作在恒流区，而在数字电路中要求三极管工

作在截止区或者饱和区。场效应管工作在截止

区或者可变电阻区

传输门、三态门和漏极开路门

1、传输门

TG

C

C

u

O

/u

I

u

I

/u

O

逻辑符号

①C＝0、C＝1，即C端为低电平（0V）、C端为高电平（+V

DD

）

时，T

N

和T

P

都不具备开启条件而截止，输入和输出之间相当于开

关断开一样。

②C＝1、C＝0，即C端为高电平（+V

DD

）、C端为低电平（0V）

时，T

N

和T

P

都具备了导通条件，输入和输出之间相当于开关接通

一样，u

O

＝u

I

。

传输门是一种可以传送模拟信

号和数字信号的压控开关。

•三态门逻辑符号控制端电平的约定

1

ENEN

Y

（a）控制端低电平有效

A1

ENEN

Y

（b）控制端高电平有效

A

控制端加低电平信号时，三

态门处于工作状态，Y＝A，

加高电平信号时禁止，Y＝Z

控制端加高电平信号时，三

态门处于工作状态，Y＝A，

加低电平信号时禁止，Y＝Z

2．三态门电路的输出有高阻态、高电平和低电平3种状态

3、集电极（漏极）开路门（OD门）

主要特点：

•集电极（漏极）开路，工作时必须外接电源和电阻，

电路才能正常工作。

•可以实现“线与”，即可以把几个OD门的输出端用导线连

接起来，实现“与”运算。

•可以用来实现逻辑电平变换

•带负载能力强

注意：数字集成电路中多余的输入端在不改变逻辑关系的前提下

可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。

TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路多

余的输入端不允许悬空，否则电路将不能正常工作！

第3章组合逻辑电路

学习要点：

•组合电路的分析方法和设计方法

•利用数据选择器和可编程逻辑器件进行

逻辑设计的方法

•加法器、编码器、译码器等中规模集成

电路的逻辑功能和使用方法

重点掌握组合逻辑电路的分析与设计方法；

掌握常用的组合逻辑电路的逻辑功能。

一、组合逻辑电路的特点

功能特点：组合逻辑电路中任何时刻的输出仅仅决定

于当时的输入信号，而与该电路在此输入信号之前所具

有的状态无关；电路结构中无反馈环路（无记忆）

结构特点：组合逻辑电路由常用门电路组合而成，其

中既无从输出到输入的反馈连接，也不包含可以存储信

号的记忆单元。

二、表示方法

逻辑表达式、真值表、卡诺图、逻辑表达式、时序图

三、分类

按逻辑功能特点分：加法器、比较器、编码器、译码器、

数据选择器和分配器、只读存储器（ROM）等。

组合电路的分析步骤：逻辑图→写出逻辑表达式→逻辑表

达式化简→列出真值表→逻辑功能描述。

组合电路的设计步骤：列出真值表→写出逻辑表达式或画

出卡诺图→逻辑表达式化简和变换→画出逻辑图。

四、分析和设计方法

加法器

能对两个1位二进制数进行相加而求得和及进位的逻辑电

路称为半加器。

能对两个1位二进制数进行相加并考虑低位来的进位，即

相当于3个1位二进制数的相加，求得和及进位的逻辑电路称

为全加器。

实现多位二进制数相加的电路称为加法器。按照进位方

式的不同，加法器分为串行进位加法器和超前进位加法器两

种。串行进位加法器电路简单、但速度较慢，超前进位加法

器速度较快、但电路复杂。

加法器除用来实现两个二进制数相加外，还可用来设计

代码转换电路、二进制减法器和十进制加法器等。

比较器

在各种数字系统尤其是在计算机中，经常需要

对两个二进制数进行大小判别，然后根据判别结果

转向执行某种操作。用来完成两个二进制数的大小

比较的逻辑电路称为数值比较器，简称比较器。在

数字电路中，数值比较器的输入是要进行比较的两

个二进制数，输出是比较的结果。

编码器

用二进制代码表示特定对象的过程称为编码；实现编码

操作的电路称为编码器。

编码器分二进制编码器和十进制编码器，各种编码器的

工作原理类似，设计方法也相同。集成二进制编码器和集成

十进制编码器均采用优先编码方案。

n位二进制编码器：输入2n个互斥的信号，输

出n位二进制代码

译码器

把代码状态的特定含义翻译出来的过程称为译码，实

现译码操作的电路称为译码器。实际上译码器就是把一种

代码转换为另一种代码的电路。

译码器分二进制译码器、十进制译码器及字符显示译

码器，各种译码器的工作原理类似，设计方法也相同。

二进制译码器能产生输入变量的全部最小项，而任一

组合逻辑函数总能表示成最小项之和的形式，所以，由二

进制译码器加上或门即可实现任何组合逻辑函数。此外，

用4线-16线译码器还可实现BCD码到十进制码的变换。

编码与译码是互逆过程。

设二进制译码器的输入端为n个，则输出端为2n个，

且对应于输入代码的每一种状态，2n个输出中只有一个为

1（或为0），其余全为0（或为1）。

数据选择器

数据选择器是能够从来自不同地址的多路数字信息中

任意选出所需要的一路信息作为输出的组合电路，至于选

择哪一路数据输出，则完全由当时的选择控制（地址）信

号决定，n位地址可以控制2n路输入信号。

数据选择器具有标准与或表达式的形式，提供了地址

变量的全部最小项，并且一般情况下，D

i

可以当作一个变

量处理。因为任何组合逻辑函数总可以用最小项之和的标

准形式构成。所以，利用数据选择器的输入D

i

来选择地址

变量组成的最小项m

i

，可以实现任何所需的组合逻辑函数。

数据分配器

数据分配器的逻辑功能是将1个输入数据传送到

多个输出端中的1个输出端，具体传送到哪一个输出

端，也是由一组选择控制（地址）信号确定。

数据分配器就是带选通控制端即使能端的二进

制译码器。只要在使用中，把二进制译码器的选通

控制端当作数据输入端，二进制代码输入端当作选

择控制端就可以了。

数据分配器经常和数据选择器一起构成数据传

送系统。其主要特点是可以用很少几根线实现多路

数字信息的分时传送。

只读存储器在存入数据以后，不能用简单的方法更改，即

在工作时它的存储内容是固定不变的，只能从中读出信息，不

能写入信息，并且其所存储的信息在断电后仍能保持，常用于

存放固定的信息。

ROM由地址译码器和存储体两部分构成。地址译码器产生

了输入变量的全部最小项，即实现了对输入变量的与运算；存

储体实现了有关最小项的或运算。因此，ROM实际上是由与门

阵列和或门阵列构成的组合电路，利用ROM可以实现任何组合

逻辑函数。

只读存储器（ROM）

ROM的结构

存储单元地址

地

址

输

入

…

A

0

A

1

A

n-1

W

0

W

1

W

i

W

12n

…

…

…

字线

地址译码器

0单元

1单元

i单元

2n-1单元

…

…

…

D

0

D

1

…D

b-1

位线

输出数据

存储单元

…

…

存储容量＝字线数×位线数＝2n×b（位）

存储容量为2K×8的ROM，有地址线？条，有I/O数

据线？条。

1K=210=10242K×8=211×8

在组合逻辑电路中，当输入信号改变状态时，输出端可能

出现虚假信号—过渡干扰脉冲的现象，叫做竞争冒险。

组合电路中的竞争冒险

产生竞争冒险的主要原因是门电路的延迟时间产生的。

信号A、B不可能突变，需要经历一段极短的过渡时间。而

门电路的传输时间也各不相同，故当A、B同时改变状态时

可能在输出端产生虚假信号。

第4章触发器

学习要点：

•各类触发器的逻辑功能及触发方式，它是构成

时序电路的基本单元。

•熟悉RS、JK、D、T触发器的电路结构，工作

原理。

重点掌握掌握RS、JK、D、T和T’触发器的逻

辑符号、逻辑功能表示方法、触发方式及触发

器间的相互转换。

触发器是组成时序逻辑电路的基本单元

触发器：存放二进制数字信号和两状态逻辑信号的单元电路。

一个触发器能保存一位二进制信息。

触发器的逻辑功能可以用真值表、卡诺图、特性方程、

状态图和波形图等5种方式来描述。触发器的特性方程是表

示其逻辑功能的重要逻辑函数，在分析和设计时序电路时

常用来作为判断电路状态转换的依据。

现态和次态：

现态：接收输入信号之前的状态，Qn

次态：接收输入信号之后的状态、Qn+1

现态和次态是两个相邻离散时间里触发器的输出状态。

（1）从电路结构不同分（2）从逻辑功能不同分

1）RS触发器

3）主从触发器

1）基本触发器

触发器的分类：

2）同步触发器

4）边沿触发器

2）JK触发器

4）D触发器

3）T触发器

本章的重点是研究现态和次态之间的逻辑关系。

各种不同逻辑功能的触发器的特性方程为：

RS触发器：Qn+1=S+RQn，其约束条件为：RS＝0

JK触发器：Qn+1=JQn+KQn

D触发器：Qn+1=D

T触发器：Qn+1=TQn+TQn

T’触发器：Qn+1=Qn

同一种功能的触发器，可以用不同的电路结构形式来

实现；反过来，同一种电路结构形式，可以构成具有不同

功能的各种类型触发器。

触发器的特性方程就是触发器次态Qn+1与输入及现态Qn之

间的逻辑关系式

转换步骤：

（1）写出已有触发器和待求触发器的特性方程。

（2）变换待求触发器的特性方程，使之形式与已有

触发器的特性方程一致。

（3）比较已有和待求触发器的特性方程，根据两个

方程相等的原则求出转换逻辑。

（4）根据转换逻辑画出逻辑电路图。

转换方法：

利用令已有触发器和待求触发器的特性方程相等的原

则，求出转换逻辑。

边沿触发器的相互转换

从JK型到D型触发器的转换。

J=K=D

从JK型到RS型触发器的转换。

J=S

K=R

RS=0

从JK型到T型触发器的转换。

J=K=T

从JK型到T’型触发器的转换。

J＝K＝1

学习要点：

•时序电路的分析方法和设计方法

•计数器、寄存器等中规模集成电路的

逻辑功能和使用方法

第5章 时序逻辑电路

时序电路的特点是：在任何时刻的输出不仅和输入有关，

而且还决定于电路原来的状态。为了记忆电路的状态，时序

电路必须包含有存储电路。存储电路通常以触发器为基本单

元电路构成。

时序电路可分为同步时序电路和异步时序电路两类。它

们的主要区别是，前者的所有触发器受同一时钟脉冲控制，

而后者的各触发器则受不同的脉冲源控制。

时序电路的逻辑功能可用逻辑图、状态方程、状态表、

卡诺图、状态图和时序图等6种方法来描述，它们在本质上

是相通的，可以互相转换。

时序电路的分析，就是由逻辑图到状态图的转换；而时

序电路的设计，在画出状态图后，其余就是由状态图到逻辑

图的转换。

电路图

时钟方程、驱动

方程和输出方程

状态方程

状态图、状态

表或时序图

判断电路逻

辑功能

12

3

5

计算

4

时序逻辑电路的分析方法

时序电路的分析步骤：

设计

要求

原始状

态图

最简状

态图

画逻辑

电路图

检查电

路能否

自启动

12

4

6

时序电路的设计步骤：

选触发器，求时

钟、输出、状态、

驱动方程

5

状态

分配

3

化简

时序逻辑电路的设计方法

在数字电路中，能够记忆输入脉冲个数的电路称为计数器。

计

数

器

二进制计数器

十进制计数器

N进制计数器

加法计数器

同步计数器

异步计数器

减法计数器

可逆计数器

加法计数器

减法计数器

可逆计数器

二进制计数器

十进制计数器

N进制计数器

·

·

·

·

·

·

计数器

状态数M与二进制代码的位数n之间的关系：2n-1≤M≤2n

在数字电路中，用来暂时存放二进制数据或代码的电路称

为寄存器。

寄存器是由具有存储功能的触发器组合起来构成的。一个

触发器可以存储1位二进制代码，存放n位二进制代码的寄

存器，需用n个触发器来构成。

寄存器

按照功能的不同，寄存器分为基本寄存器和移位寄存器两

大类。基本寄存器只能并行送入数据，需要时也只能并行

输出。移位寄存器中的数据可以在移位脉冲作用下依次逐

位右移或左移，数据既可以并行输入、并行输出，也可以

串行输入、串行输出，还可以并行输入、串行输出，串行

输入、并行输出，十分灵活，用途也很广。

单向移位寄存器具有以下主要特点：

（1）单向移位寄存器中的数码，在CP脉冲操作下，可以

依次右移或左移。

（2）n位单向移位寄存器可以寄存n位二进制代码。n个

CP脉冲即可完成串行输入工作，此后可从Q

0

～Q

n-1

端获得

并行的n位二进制数码，再用n个CP脉冲又可实现串行输

出操作。

（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便

被清零。

环形计数器是由移位寄存器加上一定的反馈电路构成

的。将n位移位寄存器的末级输出Q

n-1

反馈到首级的D

0

端，

可以构成环形计数器；若将末级输出Q

n-1

反馈到首级的D

0

，

则可以构成扭环形计数器。

计数长度：n位环形计数器的计数长度为N＝n；

n位扭环形计数器的计数长度为N＝2n。

寄存器的应用：环形计数器

在数字电路中，能按一定时间、一定顺序轮流输出脉冲

波形的电路称为顺序脉冲发生器。

顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器，一

般由计数器（包括移位寄存器型计数器）和译码器组成。

作为时间基准的计数脉冲由计数器的输入端送入，译码

器即将计数器状态译成输出端上的顺序脉冲，使输出端

上的状态按一定时间、一定顺序轮流为1，或者轮流为0。

环形计数器的输出就是顺序脉冲，故可不加译码电路即

可直接作为顺序脉冲发生器。

顺序脉冲发生器

RAM是由许许多多的基本寄存器组合起来构成的大规模

集成电路。RAM中的每个寄存器称为一个字，寄存器中

的每一位称为一个存储单元。寄存器的个数（字数）与

寄存器中存储单元个数（位数）的乘积，叫做RAM的容

量。按照RAM中寄存器位数的不同，RAM有多字1位和

多字多位两种结构形式。在多字1位结构中，每个寄存器

都只有1位，例如一个容量为1024×1位的RAM，就是一

个有1024个1位寄存器的RAM。多字多位结构中，每个

寄存器都有多位，例如一个容量为256×4位的RAM，就

是一个有256个4位寄存器的RAM。

随机存取存储器（RAM）

第6章脉冲信号的

产生与整形

学习要点：

•555定时器的工作原理及逻辑功能

•由555定时器构成单稳、多谐、施密特

触发器的方法

2、用整形电路把已有的周期性变化的波形整形产生

1、用多谐振荡器直接产生

•获取矩形脉冲波形（时钟）的途径:

•矩形脉冲波形的整形电路

——施密特触发器、单稳态触发器。

•用门电路可以构成施密特触发器、单稳态触发器和多谐振

荡器。

•用555定时器也可以构成施密特触发器、单稳态触发器和

多谐振荡器。

D/A转换器一般由数码缓冲寄存器、模拟电子开关、

参考电压、解码网络和求和电路等组成。

D/A转换器的功能是将输入的二进制数字信号转换成

相对应的模拟信号输出。D/A转换器根据工作原理基本上

可分为二进制权电阻网络D/A转换器和T型电阻网络D/A转

换器两大类。由于T型电阻网络D/A转换器只要求两种阻值

的电阻，因此最适合于集成工艺，集成D/A转换器普遍采

用这种电路结构。

A/D转换是将是将输入的模拟信号转换成一组多位的

二进制数字输出，转换过程通过取样、保持、量化和编码

四个步骤完成。

第7章数模和模数转换